(54) MANUFACTURE OF COMPOUND SEMICONDUCTOR DEVICE

(11) 60-66812 (A) (43) 17.4.1985 (19) JP

(21) Appl. No. 58-177479


(22) 24.9.1983

(71) SHARP K.K. (72) MASABUMI SHIMIZU(1)

(51) Int. Cl⁴. H01L21/205,H01L29/80

PURPOSE: To easily form a compound semiconductor crystal layer on an Si substrate by forming a buffer layer which absorbs crystal distortion between the Si substrate and compound semiconductor with two-step growth method.

CONSTITUTION: An amorphous Ge layer 7 is formed as the first step on an Si substrate 6. Next, a temperature of substrate 6 is raised and a Ge layer 8 is formed as the second step. It is combined with the layer 7 as a buffer layer 9. Thereafter, a GaAs 10 is formed on this layer 9 by epitaxial growth method. In this case, on the occasion of depositing the layer 9 of the same composition on the substrate 6, a film forming condition in the process of forming the layer 8 is set to the condition for allowing a semiconductor layer having good crystal property to grow, as compared with the process for forming the layer 7. In the layer 9 thus formed, stress is concentrated to the interface of layer 7 and substrate 6 and almost does not extend up to the surface of layer 8. Therefore, a high quality compound semiconductor can be obtained on the layer 9, realizing high quality, low cost and light weight.



(54) COMPOUND SEMICONDUCTOR DEVICE

(11) 60-66813 (A)

(43) 17.4.1985 (19) JP

(21) Appl. No. 58-177481


(22) 24.9.1983

(71) SHARP K.K. (72) MAKOTO MIYANOCHI

(51) Int. Cl4. H01L21/205,H01L31/04

PURPOSE: To obtain high quality and stable active layer by allowing a compound semiconductor layer to grow by previously forming many dispersed stepped portions at the intermediate layer provided between a substrate and compound semiconductor in different materials.

CONSTITUTION: A thin Ge intermediate layer 2 is epitaxially formed on an Si single crystal substrate 1 by the cluster ion beam method. Many stepped portions like holes or recessions extending through the intermediate layer 2 are formed with a side of 2,000 Å ~1µm and depth of several hundreds of Å by etching the resist mask. Next, a GaAs 4 is formed by the vapor growth. In this case, lattice defect or distortion resulting of mismatching of lattice and difference of thermal expansion coefficients are alleviated at the stepped portions, surface of layer 4 is oriented by the surface orientation of substrate and a single crystal layer 4 having less defects can be obtained. Using this substrate, a highly durable and reliable semiconductor device can be manufactured with a high yield.



(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 60-66815 (A)

(43) 17.4.1985 (19) JP

(21) Appl. No. 58-175844


(22) 22.9.1983

(71) KANSAI NIPPON DENKI K.K. (72) SHIYUUZOU ITOU

(51) Int. Cl*. H01L21/285

PURPOSE: To provide an electrically and mechanically stable ohmic connection on a semiconductor wafer without contamination by the sputtering method using a target having a metal layer including conductivity type determination impurity.

CONSTITUTION: Electroless Ni plating is executed to an Ni plate 7 and thereby an Ni-P alloy layer 7a where Ni and P are uniformly distributed at each portion can be formed. A rough surface 8a is formed by pre-processing to the specified surface of semiconductor wafer 8. When a target 6 is irradiated with Ar⁺ ion, etc., a sputtered film 9 of Ni-P alloy having the same composition as the target can be deposited on the rough surface. In this case, film thickness should be about 10³~10⁴°C. Next, a metal layer 10 of Ag, etc. is vacuum-deposited in the thickness of about 10⁴±2×10³ Å and heat-processed for about 60min at 400±50°C. Thereby, close contactness between alloy 9 and metal 10 can be improved and stabilized mechanically and electrically. According to this constitution, good ohmic connection can be obtained within a short period of time.



99日本国特許庁(JP)

①特許出願公開

[®]公開特許公報(A)

昭60-66813

Mint Cl.

識別記号

庁内整理番号

❸公開 昭和60年(1985)4月17日

H 01 L 21/205 31/04 7739-5F 6666-5F

審査請求 未請求 発明の数 1 (全3頁)

の発明の名称

化合物半導体装置

②特 願 昭58-177481

誠

20出 顧 昭58(1983)9月24日

砂発明者 宮後

大阪市阿倍野区長池町22番22号 シャープ株式会社内

②出 願 人 シャープ株式会社

大阪市阿倍野区長池町22番22号

砂代 理 人 弁理士 福士 愛彦 外2名

明 細 看

発明の名称
化合物半導体装置

2. 特許請求の範囲

- 1) 異種材料の支持基板上に化合物半導体層を堆積してなる半導体装置において、支持基板と化合物半導体層との間に中間層を介在させ、該中間層の化合物半導体層との接合面に設整を形成してなることを特徴とする化合物半導体装置。
- 2) 前記支持悲坂はシリコン単結晶からなり、化 合物半導体層が出族及び V 族の元素からなることを特徴とする特許額求の範囲第1項記載の化 合物半導体接近。
- 3. 発明の詳細な説明

く技術分野>

本発明は、異種材料からなる支持基板上化化会物半導体外が作品を能動層として形成した化合物半導体 接際に関するものである。

く従来技術>

従来から化合物半導体は、レーザー、L E D 等

の発光象子をはじめ、太陽電池等の受光法子およ び接合形トランジスタ、電界効果トランジスタギ の低子デバイスに用いられており、上配電子デバ イスは化合物半導体単結晶材料を基板として、そ の基板上に同じ化合物半導体層をエピタキシャル 成長してデバイスが作製されていた。 しかし化合 物半導体結晶は、一般的に高値であり、また欠陥 の少ない大面積基板結晶を得るととが困難な現状 にある。とのような問題に対して、化合物半導体 の利点を生かしつつ経済性のよい半導体装置を視 るために、化合物半導体より安価で、大量生産技 術の確立したシリコン単結晶(以下 Si 単結晶) を基板として利用し、この基板上に化合物半導体 層から成る能動素子層を形成することにより、安 価で、高性能,高機能なデパイスを扱る試みがな されている。しかし、上記の試みで行なわれてい るような異種基板のエピタキシャル成長の場合は、 **基板結晶と成長層の格子不整かよび熱部設係数の** 差により、成長層中には格子欠陥や歪が発生して、 上記電子デバイスを構成するに適した半許休所を

時間時60-66813(2)

得ることができなかった。

例えば上記の試みの!つとして、Si 単結晶蓄板上にGaAs層をエピタキシャル成長させる場合、Si とGaAsとの格子定数はそれぞれ 543 i Å と 565 4 Å であり、 4 5程度の格子不整があるため、格子不整を緩和する方向に滑りが生じ、Si 単結晶基板とGaAs層の境界には転位が形成され、非常に活性な再結合中心となる欠点がある。また熱膨張係数からも、Si とGaAsとはそれぞれ 2.83×10-6/C (800°K)で、 2倍程度の差があるととから熱応力が加わるとにより盃が発生し、 Si 単結晶基板上には欠陥の多い GaAs層しか得られず、高性能な電子デバイスを構成するととが困難であった。

く発明の目的>

本発明は、上記従来の化合物半導体装置の欠点 を除去し、高品質で安定した能動層を異種材料か ちなる支持基板上に形成してなる化合物半導体装 置を提供する。

本発明は、呉種材料からなる支持基板と散支持

差板上に塩級した化合物半導体層との間に中間配 を介在させ、該中間層の化合物半導体層との接合 面に段差を形成してなる化合物半導体装置である。 〈実施例〉

以下SI単結晶結板を支持基板としGaAa半導体層を能動層とする半導体整置を挙げて、図面を用いて本発明を静細化観明する。

第1図乃至第5図は本発明の一実施例における 主な工程を示したものである。

第1図はSi単結晶基板 | を示す。本実施例ではSi単結晶基板 | の面方位は(100)を用いたが、(111)(110)等やとの他の面方位のものも同様に使用できる。上配Si単結晶基板 | の設施上にクラスタイオンビームエピタキン法により、第2図に示す如く Ge 中間層 2を成長させる。クラスタイオンビームエピタキンは、真型度 10⁻⁶~10⁻⁷Torr. 基板温度 350~550℃. 加速電圧0.5~4 KeV の条件で行ない、Ge 中間房 2 は段厚を数百 Å ~ 5000 Å に形成する。このようにして得られた Ge 中間層 2 は投面が金属光沢を有す

る鏡面を呈し、光学顕像鏡観察によっても表面は 滑らかな状態であり、X 紋回折から(100)方位 を優勢に有する結晶であることが確認された。

次に、上記Ge 中間層2の表面にフォトレジストでマスクを形成し、一辺が2000Å~1 μ、架さが数百Åの段差3を多数エッチングにより形成する。段差3を形成した基板構造の断面図を第8図に示し、外観図を第4図に示す。ここで上記中間層2に形成する段差3は、中間層2を貫通して51 単結晶基板1に達する孔状、或いは中間層2内に留まる凹状いずれの状態に作成しても適用することができる。

Si単結晶基板」上の上記段差 8 が形成された Ge 中間層 2 上化、 Ga A s 結晶層 4 が、半導体薄 膜の成長技術として急速に進歩している NOC VD 法により形成される。断面図を第 5 図に示す。上 配 Ga A s 結晶層 4 の成長は、 0.5 多 H C l ガスを 含む水素硫を 2000 cc/分で l ~ 2 分旋して蓋板 役面を軽くエッチングした役、トリメチルガリウ ム (Ga (CH s) s), アルシン (A s H a 5 考 H g 希 駅)を原料とし、ガス供給量をトリメチルカリウム 1.5 cc / 分・アルンン 30 cc / 分・水楽 3000 cc / 分・水楽 3000 cc / 分として行なった。 このとき Ge 中間隔 2 が形成された 5 i 単結晶基板 1 は温度 7 5 0 で に保持され、 3 0 分間の成長によって厚さ約 9 μmの Ga A s 結晶層 4 が形成された。 得られた Ga A s 結晶層 4 が形成された。 得られた Ga A s 結晶層 4 が形成された。 初のれた Ga A s 結晶層 4 が形成された。 さらに X 較同折により 調べたところ、 Ga A s 結晶層 4 の表面が (100) に配向した単結晶となっていることを確認した。

上配 G a A s 結晶層 4 が欠陥の少ない単結晶として形成できた理由として考えられるのは、 S i 単結晶基板 J 上の G e 中間層 2 の表面に上述の如く 政芝 3 を多数形成し、格子不整や熱膨張係数の差 により発生した格子欠陥や盃を段差部分で緩和し たとによると考えられる。

さらに本発明の効果をみるため上述の実施例に よる化合物半導体を用いて第6図に示す太陽電池 を作製した。

特周昭60-66813(3)

両方位(100)のn型SI単結晶基板Ⅰ上に、 G e 中間尼 2 及び n 型 G a A s 結晶層 4 1 を形成す る。このときそれぞれホスフィン {PH8}. セレン 化水米(II2 Se) をヵ型ドーパントとして用いた。 次に、n型GaAs結晶層4;上にMOCVD法によ りp型 G a A a 結晶層 4 2 を 0.3~0.4μm, p型 G a A] A s 結晶 層 4 a を 0.08~0.1 μm 代源次形成 した後電極5を心成し、太陽電池を作成した。図 GはSi単結晶基板!の他方の面に形成された電 候である。上記p型GaAs結晶層4g,p型 GaAlAs結晶圏 4s のP型ドーパントとしては ジェチルジンク {n(C2H8)22n} を用いたo こ のようにしてSi 単結晶基板上に作成したGaAs 太陽電池の特性は、従来のGaAs単結晶基板上に 作災したGaAs太陽電池と比較して同程であった。 一方、能動素子層を支持する基板は 5 i が用いら れているため、太陽電池としての重量は従来の GRAS太陽電池に比べて軽量化された。 く効 果>

以上本発明によれば、異種材料の基板を利用し

て化合物半導体装置を製造する方法において、異種材料の基板と化合物半導体層間に介在させる中間層に、多数の分散した設意を予め形成して化合物半導体層を成長させることにより、異種材料を板と化合物半導体層との格子不整及び熱膨張保数差による格子欠陥や査を緩和することができ、従来の化合物半導体装置に異種材料基板を用いることの困難を解決して、高機能・多機能な低子ディイスの製造を容易にすることができる。また化合物半導体層と基板との間に安定した地積状態が得られ、半導体装置の耐久性及び信頼性を高め、歩窗りの向上を図ることができる。

4. 図面の簡単な説明

第1図乃至第3図及び第5図は、本発明の一実 施例にかける主な工程を説明するための斯而図、 大田で本代表の表表でも現また所で記 第4図は第3図にかける平面図である。

- 1 シリコン単結晶基板
- 2 ゲルマニウム中間層
- 8 段差
- 4 GaAs結晶層

